ケイデンス・デザイン・システムズは21日(米国時間)、TSMC N5プロセス向けとなるPCI Express 6.0(PCIe 6.0)対応IPの提供を開始した。
極めて低いジッターを実現するPAM4/NRZデュアルモードトランスミッタや、35dB超のノイズに耐えるDSPベースのレシーバなどを装備。すべての伝送レートにて優れた電気的特性を発揮するという。
また、最大128Gbpsの帯域幅を実現するスケーラブルなマルチパケット処理アーキテクチャを採用。PCI Express 6.0の新機能をすべてサポートし、最高のリンクスループットと利用率を提供するとともに、極めて低いレイテンシで動作する設計とした。
2021年7月には、TSMC N5上でPPA(Power, Performance and Area)を最適化した第2世代PCI Express 6.0 PHYとコントローラを統合したテストチップをテープアウトしており、システムレベルでの機能検証や、コンプライアンステスト、ストレステストを通じて、相互運用性や信頼性を確保できるとしている。
関連リンク ケイデンス・デザイン・システムズのホームページ ニュースリリース
関連記事
PAM4採用で速度2倍の「PCI Express 6.0」仕様が確定
2020年11月11日
PCI-SIG、x16で256GB/sの高速転送を実現する「PCI Express 6.0」
2019年6月19日